Врасчетно-теоретическом разделе рассмотрены вопросы, касающиеся обоснования структурной схемы, принципиальной электрической схемы, произведен расчет элементов схемы - страница 10



Таким макаром, подавая тактирующие сигналы на вход С (№11) регистра 1533UP23, мы разрешаем прохождение сигналов на соответственный индикатор в строго определенные моменты времени.



1


11


3


4


7


8


13


14


17


18




ЕО RG


С Q1


D1 Q2


D2 Q3


D3 Q4


D Врасчетно-теоретическом разделе рассмотрены вопросы, касающиеся обоснования структурной схемы, принципиальной электрической схемы, произведен расчет элементов схемы - страница 104 Q5


D5 Q6


D6 Q7


D7 Q8


D8



2


5


6


9


12


15


16


19






Un - № 20

Земля - № 10

























1.2.12. Согласующая схема.


Для организации вывода инфы в другие блоки тюнера будем использовать регистр 1533UP23, тактируемый сигналами от процессора.

Принцип включения и управления регистра 1533UP Врасчетно-теоретическом разделе рассмотрены вопросы, касающиеся обоснования структурной схемы, принципиальной электрической схемы, произведен расчет элементов схемы - страница 1023 рассмотрен в предшествующей главе.

Для приема инфы в устройство управления будем использовать шинный формирователь 1533АП6. Как понятно шинный формирователь обеспечивает передачу инфы в обоих направлениях. Для обеспечения только ввода данных вывод Врасчетно-теоретическом разделе рассмотрены вопросы, касающиеся обоснования структурной схемы, принципиальной электрической схемы, произведен расчет элементов схемы - страница 10 №1 соединим с корпусом. Если появится необходимость в выводе большего количества инфы из устройства управления, то при помощи микросхемы 1533АП6 можно будет решить данную делему.

Более подробная информация о микросхеме 1533АП6 приведена в главе Врасчетно-теоретическом разделе рассмотрены вопросы, касающиеся обоснования структурной схемы, принципиальной электрической схемы, произведен расчет элементов схемы - страница 10 «Шина данных процессора 1821ВМ85».

1.2.13. Схема дешифрации.


В прошлых главах подверглись рассмотрению главные блоки схемы управления и было отмечено, что МП в строго определенные моменты времени должен вести взаимодействие с определенными микросхемами Врасчетно-теоретическом разделе рассмотрены вопросы, касающиеся обоснования структурной схемы, принципиальной электрической схемы, произведен расчет элементов схемы - страница 10. Потому в данной схеме нужно предугадать устройство, которое по сигналам от микропроцессора, будет подключать к его шинам адреса либо данных ту либо иную микросхему либо группу микросхем. Из этого можно заключить, что Врасчетно-теоретическом разделе рассмотрены вопросы, касающиеся обоснования структурной схемы, принципиальной электрической схемы, произведен расчет элементов схемы - страница 10 в схеме системы должен протекать некий процесс конкретного выбора и он организуется подачей на полосы адреса А11А15 определенного кода выбора либо сигнала разрешения доступа к отдельному блоку либо блокам. К счастью Врасчетно-теоретическом разделе рассмотрены вопросы, касающиеся обоснования структурной схемы, принципиальной электрической схемы, произведен расчет элементов схемы - страница 10, эта неувязка является традиционной и она имеет обычное решение. А именно можно использовать дешифратор, выполненный в виде ТТЛ устройства среднего уровня интеграции, созданного для преобразования двоичного кода в напряжение логического уровня, которое возникает в Врасчетно-теоретическом разделе рассмотрены вопросы, касающиеся обоснования структурной схемы, принципиальной электрической схемы, произведен расчет элементов схемы - страница 10 том выходном проводе, десятичный номер которого соответствует двоичному коду. В последствии выходной провод дешифратора подключают к входу «Выбор микросхемы» подходящей микросхемы (к примеру вывод №18 (CS) микросхемы 537РУ10).

В качестве Врасчетно-теоретическом разделе рассмотрены вопросы, касающиеся обоснования структурной схемы, принципиальной электрической схемы, произведен расчет элементов схемы - страница 10 дешифратора будем использовать микросхему 1533ИД7. Выбор данного дешифратора обоснован количеством выходных линий и нагрузочной способностью.

Микросхема 1533ИД7 – скоростной дешифратор, модифицирующий трехразрядный код А0А2 (№13) в напряжение низкого логического уровня, появляющегося на одном из Врасчетно-теоретическом разделе рассмотрены вопросы, касающиеся обоснования структурной схемы, принципиальной электрической схемы, произведен расчет элементов схемы - страница 10 восьми выходов 07. Дешифратор имеет трехвходовый логический элемент разрешения.

В таблице показано, что дешифрация происходит, когда на входах (№4) и (№5), напряжение малого уровня, а на входе Е3(№6) высочайшего. При других логических уровнях на входах Врасчетно-теоретическом разделе рассмотрены вопросы, касающиеся обоснования структурной схемы, принципиальной электрической схемы, произведен расчет элементов схемы - страница 10 разрешения, на всех выходах имеются напряжения высочайшего уровня.






Е3

А2

А1

А0

0

1

2

3

4

5

6

7

В В В

Х

Х

Н

Н

Н

Н

Н

Н

Н

Н

Х

В

Х

Н

Н

Н

Н

Н

Н

Н

Н

Х

Х

Н

В

В

В

В

В

В

В

В

Х

Х

Х

Н

Н

Н

Н

В

В

В

В

Х

Х

Х

Н

Н

В

В

Н

Н

В

В

Х

Х

Х

Н

В

Н

В

Н

В

Н

В

В

В

В

Н

В

В

В


Н

В

В

В


Н

В

В

В


Н

В

В

В


Н

В

В

В


Н

В

В

В


Н

В

В

В


Н

В качестве информационных сигналов будем использовать сигналы, поступающие по адресным линиям А11А13; сигналов разрешения, сигналы, поступающие Врасчетно-теоретическом разделе рассмотрены вопросы, касающиеся обоснования структурной схемы, принципиальной электрической схемы, произведен расчет элементов схемы - страница 10 по адресным линиям А14А15 (вход №4 подсоединим к корпусу).

Более тщательно разглядим подачу сигналов на входы CS и компанию сигналов REG1REG3; BVF.

ПЗУ:

Сигнал на вход «Выбор микросхемы» (№20) будем подавать на адресной полосы Врасчетно-теоретическом разделе рассмотрены вопросы, касающиеся обоснования структурной схемы, принципиальной электрической схемы, произведен расчет элементов схемы - страница 10 А15. Если в старшем разряде адресной шины (А15) уровень логического «0», то таковой же уровень на входе №6 дешифратора. При всем этом ПЗУ перебегает из режима «Хранение» и готово к считыванию Врасчетно-теоретическом разделе рассмотрены вопросы, касающиеся обоснования структурной схемы, принципиальной электрической схемы, произведен расчет элементов схемы - страница 10 инфы, а дешифратор на всех выходных линиях имеет уровень логической «1» и все другие элементы схемы, не считая микросхемы DDS, недосягаемы для процессора.

- Если в адресных линиях:

А11А15 код 00001, то

CS0 – «0»

CS1CS7 – «1»

EN Врасчетно-теоретическом разделе рассмотрены вопросы, касающиеся обоснования структурной схемы, принципиальной электрической схемы, произведен расчет элементов схемы - страница 10== «0»

И данные через двунаправленный буфер DDS будут записываться либо считываться из ОЗУ (DD13)

- A11A15 код 01001, то CS0= «1» CS1= «1»

CS3CS7= «1»

CS2= «0» EN== «1».

и микросхема DD20 готова к считыванию либо записи инфы

- А11А Врасчетно-теоретическом разделе рассмотрены вопросы, касающиеся обоснования структурной схемы, принципиальной электрической схемы, произведен расчет элементов схемы - страница 1015 код 11001, то

CS0CS2= «1», CS4CS7= «1»

CS3= «0» EN== «0»

и данные через двунаправленный буфер DDS будут записываться в устройство В/В DD12.

- А11А15 код 00101, то

CS0CS3= «1»; CS5CS7= «1»

CS4= «0» EN== «0»

тогда на входе Врасчетно-теоретическом разделе рассмотрены вопросы, касающиеся обоснования структурной схемы, принципиальной электрической схемы, произведен расчет элементов схемы - страница 10 №1 DD6 CS4= «0» и при на входе №11 DD10 REG1 и данные через двунаправленный буфер DDS проходят на выход DD10 и фиксируются.

Аналогично формирование сигналов REG2 и REG3 для DD11 и DD15 при Врасчетно-теоретическом разделе рассмотрены вопросы, касающиеся обоснования структурной схемы, принципиальной электрической схемы, произведен расчет элементов схемы - страница 10 кодах на А11А15 10101 и 01101 соответственно.

- А11А15 код 01101, то

CS0CS5= «1»; СS7= «1»

CS6= «0» EN== «0»

Когда на входе №10 DD6 CS6= «0» и при = «0» на входе №19DD16 BVF= «0» и данные через DD16 вводятся в систему управления Врасчетно-теоретическом разделе рассмотрены вопросы, касающиеся обоснования структурной схемы, принципиальной электрической схемы, произведен расчет элементов схемы - страница 10.

1.2.14. Цифро-аналоговый преобразователь.


Для преобразования цифровой инфы в аналоговую нужно использовать ЦАП.

Основной чертой ЦАП является разрешающая способность, определяемая числом разрядов N. На теоретическом уровне ЦАП, модифицирующий N-разрядные двоичные коды, должен Врасчетно-теоретическом разделе рассмотрены вопросы, касающиеся обоснования структурной схемы, принципиальной электрической схемы, произведен расчет элементов схемы - страница 10 обеспечивать 2N разных значений выходного сигнала с разрешающей способностью (2N-1)-1.

Из динамических характеристик основными являются:

  1. время установки выходного сигнала;

  2. fmax преобразования.

В нашем случае нужно организовать формирование 3-х аналоговых сигналов ANL1, ANL2 и Врасчетно-теоретическом разделе рассмотрены вопросы, касающиеся обоснования структурной схемы, принципиальной электрической схемы, произведен расчет элементов схемы - страница 10 ANL3, которые будут пропорциональны цифровым сигналам на выходах канала А, В, С микросхемы 580ВВ55 соответственно. Означает нужно предугадать 3 цифро-аналоговых преобразователя. Собственный выбор я приостановил на 10 разрядном ЦАП прецизионного типа 572ПА Врасчетно-теоретическом разделе рассмотрены вопросы, касающиеся обоснования структурной схемы, принципиальной электрической схемы, произведен расчет элементов схемы - страница 101. Для построения полной схемы преобразователя к микросхеме 572ПА1 нужно подключить операционный усилитель. В качестве операционного усилителя будем использовать К140УД8, имеющего схему внутренней корректировки.


15 U0n +Uпит



vrata-katha-dlya-saturna-o-care-vikrama.html
vrata-vhod-v-obrazolyandiyu-13-glava.html
vrata-vhod-v-obrazolyandiyu-2-glava.html